您当前所在位置:自考本科 > 网站地图 > 备考资料 > 笔记串讲 > 工学类 > 计算机组成原理 > 2018年自考计算机组成原理章节知识点:第三章(2)

2018年自考计算机组成原理章节知识点:第三章(2)

2018-03-14 16:26:44  来源:中国教育在线

21、虚拟存储器:在内存与外存间建立的层次体系,使得程序能够像访问主存储器一样访问外部存储器,主要用于解决计算机中主存储器的容量问题。

22、层次化存储体系:把各种不同存储容量、不同访问速度、不同成本的存储器件按层次构成多层的存储器,并通过软硬件的管理将其组成统一的整体,使所存储的程序和数据按层次分布在各种存储器件中。

23、访问时间:从启动访问存储器操作到操作完成的时间。

24、访问周期时间:从一次访问存储的操作到操作完成后可启动下一次操作的时间。

25、带宽:存储器在连续访问时的数据吞吐率。

26、段式管理:一种虚拟存储器的管理方式,把虚拟存储空间分成段,段的长度可以任意设定,并可以放大或缩小。

27、页式管理:一种虚拟存储器的管理方式,把虚拟存储空间和实际存储空间等分成固定容量的页,需要是装入内存,各页可装入主存中不同的实际页面位置。

28、段页式管理:一种虚拟存储器的管理方式,将存储空间逻辑模块分成段,每段又分成若干页。

29、块表:主存-cache地址映像机制,由查块表判定主存地址的存储单元是否在cache中以及在cache中的位置。

30、页表:页式虚拟存储器管理用的地址映象表,其中包括每个页的主存页号、装入位和访问方式等。

31、段表:段式虚拟存储器管理用的地址映象表,其中包括每个段的基地址、段长、装入位和访问方式等。

32、固件:固化在硬件中的固定不变的常用软件。


一、地址译码的方式

有:单译码方式和双译码方式(行选通线又称字选通线,列选通线又称为位选通线)

在单译码方式中的存储器中只用一个译码电路,将所有的地址信号转换成行选通信号,一一行内的各存储单元构成一个数据字的存储位置,适合于小容量的存储器芯片。

在双译码方式中,采用两个地址译码器,输入的地址信号分成两部分送到两个译码器中,分别产生行选通信号和列选通信号,行选取通和列选通都有效的存储单元被选中。这种存储器芯片将一个数据字的同一位组织在一个阵列中,在多位的存储器芯片中就有多个这样的阵列,适合于容量较大的存储器芯片。


二、提高存储器工作速度的技术主要有芯片技术和结构技术

芯片技术:(1)快速页式动态存储器(FPMDRAM)存储器的下一次访问可以利用上一次访问的行地址,这样就可以减少两次输入地址带来的访问延迟。(2)增强数据输出存储器(EDODRAM)与FPMDRAM相似,增加了一个数据锁存器,并采用不同的控制逻辑连接到芯片的数据驱动电路中以提高数据传输速率。(3)同步型动态存储器芯片(SDRAM),芯片在系统时钟控制下进行数据的读出与写入。(4)相联存储器是一种按内容访问的存储器,每个存储单元有匹配电路,可用于cache中查找数据,整个存储器阵列同时进行数据的匹配操作。

1
意向表
2
学习中心老师电话沟通
3
查看评估报告
1、年龄阶段

2、当前学历

3、提升学历目标

4、意向学习方式

报考所在地
*
*
*

查看成人高考最新资讯 查看远程教育最新资讯

自考专业快选

自考热门专题

自考热议话题

自考推荐文章